Расчёт базового элемента

Последовательным соединением получаем 4-битный сумматор:

Рис. 5. 4-битный сумматор

Последовательным соединением получаем схему умножителя (рис. 6). Схема на логических элементах представлена на рисунке 7.

Знаки входных чисел подаются на отдельные входы (az, bz). Вычисление знака реализовано на логическом элементе ИСКЛ-ИЛИ.

Для проверки работоспособности спроектированного устройства была построена временная диаграмма, её часть приведена на рисунке 8.

Рис. 8. Временная диаграмма спроектированного умножителя

последовательный умножитель число логический

Лучшие статьи по информатике

Электромагнитная совместимость средств связи
Исходные данные для прогнозирования ЭМС Мощность передатчика РРЛ, Вт; Частота сигнала передатчика РРЛ, МГц; Высота установки антенны передатчика РР ...

Устройство акустического автомата
Предмет проектирования - разработка конструкции функционально и конструктивно законченного устройства. Курсовой проект завершается разработкой комплекта кон ...

Сенсорный выключатель
Целью данного курсового проекта является разработка, выбор и обоснование конструкции, технологического процесса сборки Сенсорного выключателя. Для обоснован ...